什么是锁相环(PLL)?锁相环的工作原理是什么?锁相环电路对硬件电路连接有什么要求?

锁相环是一种反馈电路,其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振(VCXO)的相位来实现同步的,在比较的过程中,锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位,直到两个信号的相位同步。

数据采集系统中,锁相环是一种非常有用的同步技术,因为通过锁相环,可以使得不同的数据采集板卡共享同一个采样时钟。因此,所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的,从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的,所以都能严格地在同一时刻进行数据采集。

通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品(M系列数据采集卡,PCI数字化仪等),所有的同步都是通过RTSI总线上的时钟和触发线来实现的;这时,其中一块版板卡会作为主卡并且输出其内部时钟,通过RTSI线,其他从板卡就可以获得这个用于同步的时钟信号,对于基于PXI总线的产品,则通过将所有板卡的时钟于PXI内置的10MHz背板时钟同步来实现锁相环同步的。关于更多的不同仪器的锁相环技术,请点击下面相关的连接。

用户喜欢...

设计理念#1:设计12GHz,超低相位噪声(0.09 ps rms抖动)锁相环

本应用笔记详细介绍了具有外部VCO的完整12GHz,超低相位噪声分数N锁相环(PLL)的设计。 它由高性能小数N分频PLL(MAX2880),基于运算放大器的有源环路滤波器(MAX9632)和12GHz VCO(SYNERGY DXO1...


用FPGA内嵌的锁相环资源实现分频

作者:陈英梅,席亮亮 西安通信学院 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Xilinx的DLL)来进行时钟的分频、倍频以及相移设计...


基于赛灵思FPGA 的高阶全数字锁相环的设计与实现

锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛,已经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向发展,需要采用数字方式实现信号的锁相处理。因此...


基于FPGA 数字锁相环的光伏并网控制

摘要: 针对光伏并网逆变器首先提出了一种基于FPGA 芯片的数字锁相控制方法;采用电流瞬时值反馈与电网电压前馈相结合的复合控制策略,以及固定载波频率的正弦脉宽调制(SPWM)技术驱...


FPGA锁相环的扩频功能

电子产品都要经过EMC测试,所谓EMC是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰能力。EMI(电磁干扰)是电子产品的一种对外属性,表征产...


PLL和DLL:都是锁相环,区别在哪里?

一般在altera公司的产品上出现PLL的多,而xilinux公司的产品则更多的是DLL,开始本人也以为是两个公司的不同说法而已,后来在论坛上见到有人在问两者的不同,细看下,原来真是两个不一样...


分析、优化和消除带VCO的锁相环在高达13.6 GHz处的整数边界杂散

锁相环 (PLL) 和压控振荡器 (VCO) 输出特定频率的RF信号,理想情况下此信号应当是输出中的唯一信号。但事实上,输出中存在干扰杂散信号和相位噪声。本文讨论最麻烦的杂散信号之一——整...


[原创] TI LMX2592低噪音宽带RF锁相环(PLL)解决方案

TI公司的LMX2592是集成了VCO的低噪音宽带RF(20 MHz- 9.8 GHz)锁相环(PLL),支持分数N和整数N模式,6GHz输出的综合噪音49fs,输入频...


超声波电源的复合频率跟踪策略研究

针对现有超声波电源输出谐振频率固定及无法锁定超声波换能器多谐振模态的现象,提出基于数字锁相式频率跟踪技...


锁相环无法锁定,就该这样处理

在尝试将锁相环(PLL)锁定时,你是否碰到过麻烦?草率的判断会延长调试过程,调试过程变得更加单调乏味。根据以下...


射频系统对MEMS的使用

结合了MEMS和高分辨率锁相环电路的DCXO,能支持最小量化噪声设计的高速数字锁相环路和不受频率牵引范围影响的相位噪声,适合于应用到各种射频和通信系统中。...