设计理念#1:设计12GHz,超低相位噪声(0.09 ps rms抖动)锁相环

本应用笔记详细介绍了具有外部VCO的完整12GHz,超低相位噪声分数N锁相环(PLL)的设计。它由高性能小数N分频PLL(MAX2880),基于运算放大器的有源环路滤波器(MAX9632)和12GHz VCO(SYNERGY DXO11751220-5)组成。

主要特征:

  • 超低相位噪声:92-Femtosecond RMS抖动(1kHz-20MHz)
  • 无需外部分频器
  • 有源滤波器,调谐范围为0.5V至15V

该高性能PLL可用于生成混频器本地振荡器(LO)频率或ADC / DAC时钟,适用于微波点对点系统,测试和测量设备或汽车雷达。

相应的噪声性能数据和详细的设置指南包含在本应用笔记中。
设计12GHz,超低相位噪声(0.09 ps rms抖动)锁相环


用户喜欢...

用FPGA内嵌的锁相环资源实现分频

作者:陈英梅,席亮亮 西安通信学院 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Xilinx的DLL)来进行时钟的分频、倍频以及相移设计...


基于赛灵思FPGA 的高阶全数字锁相环的设计与实现

锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛,已经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向发展,需要采用数字方式实现信号的锁相处理。因此...


基于FPGA 数字锁相环的光伏并网控制

摘要: 针对光伏并网逆变器首先提出了一种基于FPGA 芯片的数字锁相控制方法;采用电流瞬时值反馈与电网电压前馈相结合的复合控制策略,以及固定载波频率的正弦脉宽调制(SPWM)技术驱...


FPGA锁相环的扩频功能

电子产品都要经过EMC测试,所谓EMC是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰能力。EMI(电磁干扰)是电子产品的一种对外属性,表征产...


PLL和DLL:都是锁相环,区别在哪里?

一般在altera公司的产品上出现PLL的多,而xilinux公司的产品则更多的是DLL,开始本人也以为是两个公司的不同说法而已,后来在论坛上见到有人在问两者的不同,细看下,原来真是两个不一样...


分析、优化和消除带VCO的锁相环在高达13.6 GHz处的整数边界杂散

锁相环 (PLL) 和压控振荡器 (VCO) 输出特定频率的RF信号,理想情况下此信号应当是输出中的唯一信号。但事实上,输出中存在干扰杂散信号和相位噪声。本文讨论最麻烦的杂散信号之一——整...


[原创] TI LMX2592低噪音宽带RF锁相环(PLL)解决方案

TI公司的LMX2592是集成了VCO的低噪音宽带RF(20 MHz- 9.8 GHz)锁相环(PLL),支持分数N和整数N模式,6GHz输出的综合噪音49fs,输入频...


超声波电源的复合频率跟踪策略研究

针对现有超声波电源输出谐振频率固定及无法锁定超声波换能器多谐振模态的现象,提出基于数字锁相式频率跟踪技...


锁相环无法锁定,就该这样处理

在尝试将锁相环(PLL)锁定时,你是否碰到过麻烦?草率的判断会延长调试过程,调试过程变得更加单调乏味。根据以下...


射频系统对MEMS的使用

结合了MEMS和高分辨率锁相环电路的DCXO,能支持最小量化噪声设计的高速数字锁相环路和不受频率牵引范围影响的相位噪声,适合于应用到各种射频和通信系统中。...