close
当前位置: 物联网在线 > 技术文库 >

基于FPGA的数字式GPS接收机载波环设计与实现

 基于FPGA的数字式GPS接收机载波环设计与实现

作者:张博, 张斌 陕西西安空军工程大学信息与导航学院

摘 要:同步系统工作的好坏,在很大程度上决定了通信系统的质量。GPS接收机将天线接收到的卫星信号经射频前端处理后变成了数字中频信号,接收机对GPS卫星的信号处理过程,可依次分为捕获、跟踪、位同步和帧同步四个阶段。针对GPS信号的BPSK调制和强度微弱等特点,模拟GPS 接收机基带数字信号处理过程,首先介绍了科斯塔斯(Costas)接收机的工作原理,分析研究了基于FPGA的软件无线电载波同步技术的实现方法,并采用Costas 环实现了载波同步,性能测试验证了设计的正确性和可行性。

接收机对GPS卫星的信号处理过程,可以依次分为捕获、跟踪、位同步和帧同步四个阶段。由于位同步、帧同步均需要以数据解调为前提条件,除了幅度调制及频率调制可以采用非相干解调外,大部分调制方式都采用相干解调以获取更好的性能,而进行相干解调,接收端就必须提取相干载波。载波同步的性能直接影响着通信系统的性能。针对GPS信号的BPSK 调制和强度微弱等特点,GPS 接收机锁相环通常采用I/Q 解调法来帮助完成对输入信号的下变频、鉴相和数据解调等任务。自同步法是工程上广泛应用的一种载波同步方式。自同步法主要有锁相环、平方环、Costas环和判决反馈环等。目前工程上最常用的抑制载波跟踪环是平方环和Costas环等。由于Costas 环不需要对接收信号进行平方变换,也不需要对锁相环路中DDS 输出的载波信号进行分频处理,因此实现复杂度更小些,所耗费的硬件资源也更少。模拟GPS 接收机基带数字信号处理过程,首先介绍了科斯塔斯(Costas)接收机的工作原理,分析研究了基于FPGA 的软件无线电载波同步技术的实现方法,并采用Costas 环实现了载波同步,性能测试验证了设计的正确性和可行性,对实际应用具有一定的指导价值。

1 Costas接收机的工作原理
目前的载波同步技术有多种电路,其中最常用的有平方环、Costas 环(同相―正交环)、判决反馈环等。J.P. Costas在1956 年首先提出采用同相―正交环来恢复载波信号,随后Riter 证明跟踪低信噪比的抑制载波信号的最佳装置是Costas 环及平方环。传统的模拟Costas 环因存在同相支路与正交支路的不平衡性从而使环路的性能受到一定影响,且模拟电路还存在直流零点漂移、难以调试等缺点,而采用全数字的实现方式,则可以有效避免这些问题。

Costas环的工作原理如图1 所示,主要由数字频率合成器(DDS)、数字鉴相器(乘法器)、伪码发生器(pn_gen)、低通滤波器(LPF 和环路滤波器(LF)组成。由于它是由输入信号分别乘以同相和正交两路载波信号,因此常称这种环路为同相―正交环,亦称科斯塔斯环(Costas)。输入信号经上、下支路分别乘以同相和正交载波,然后再与伪码进行相乘,并通过低通滤波器后再相乘,完成鉴相功能,最后经环路滤波器输出控制本地振荡器的误差电压。

图1 科斯塔斯环(Costas)的工作原理

 基于FPGA的数字式GPS接收机载波环设计与实现


 基于FPGA的数字式GPS接收机载波环设计与实现

2 系统设计与实现
2.1 参数选取
全数字载波环系统参数设计如下:
数据速率:4MHz;伪码速率:10MHz;
载波频率:70MHz;系统时钟:100MHz;
中频采样后的载波频率:6MHz;
信道带宽:20MHz;调制方式:BPSK。

2.2 系统设计
1)直接数字频率合成器的设计与实现直接数字频率合成器的基本工作原理框图如图2 所示。

图2 DDS 基本工作原理框图

图2 DDS 基本工作原理框图

直接数字频率合成器(direct digital frequency synthesizers,DDS,用于产生频率及相位可控的正、余弦信号。DDS 的基本工作原理是在时钟信号的驱动下读取三角函数表。在FPGA实现中,通常采用ISE工具提供的DDS 核来实现。


(责任编辑:ioter)

用户喜欢...

3D成像: 嵌入式FPGA处理引擎实现3D web检测

Steven Gloffen 奥地利自动化解决方案提供商digMAR公司为德国地毯和纺织品切割机供应商KURIS公司开发了一套3D图像处理系统。这套多相机机器视觉系统设计用于扫描纺织材料,可以自动计算基于...


基于AT89S52单片机的智能数字电子时钟设计

(1)数字钟实现对年、月、日、时、分、秒、星期显示的计时装置,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表,钟表的数字化给人们生产生活带...


深度解析FPGA四大设计要点

FPGA的用处比我们平时想象的用处更广泛,原因在于其中集成的模块种类更多,而不仅仅是原来的简单逻辑单元(LE)。早期的FPGA相对比较简单,所有的功能单元仅仅由管脚、内部buffer、LE、RAM构...


FPGA上电后IO的默认状态

概述 在进行FPGA硬件设计时,引脚分配是非常重要的一个环节,特别是在硬件电路上需要与其他芯片通行的引脚。Xilinx FPGA从上电之后到正常工作整个过程中各个阶段引脚的状态,会对硬件设...


基于Spartan-6平台简单实现异步fifo与UART串口通信的联合使用

UART(即Universal Asynchronous Receiver Transmitter 通用异步收发器)是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。 串行外设用到RS232-C异步串行接口,一般采用专用的集成...


FPGA中组合逻辑和时序逻辑的区别

数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。 1.组合逻辑概念 组合逻辑电路在逻辑功能上的特...


基于NFC的无线通信系统电路设计

在很多场合有线通信技术并不能满足实际需要,比如在野外恶劣环境中作业。使用无线射频通信芯片构建的通信模块,用单片机作为控制部件,配合一定的外围电路就能很好地进行两地空间区...


FPGA差分信号缓冲的转换(IBUFDS、IBUFGDS和OBUFDS)

IBUFDS、IBUFGDS和OBUFDS都是差分信号缓冲器,用于不同电平接口之间的缓冲和转换。 IBUFDS 是差分输入的时候用; OBUFDS 是差分输出的时候用; IBUFGDS 则是时钟信号专用的输入缓冲器。 下面详细说明...


UltraScale– UltraScale FPGA中IODelay相比7Series FPGA的改变

IODelay是Xilinx FPGA IO结构内,一个很有用处的单元,至少从Spartan6/Virtex5时代开始,就已经集成了这一技术,在很多高速接口互联时,我们都可能找到IODelay的用武之地。在最新的Ultrascale系列FP...


基于ADXRS810提高航位推算导航系统的精度

汽车航位推算 (DR)导航系统采用一个陀螺仪(gyro)来推算车辆的即时航向。借助该信息再加上行驶的距离,导航系统可以正确确定车辆的位置,即使卫星信号因拥挤的城区环境或隧道而受阻时亦是...